卓胜微在射频芯片领域有多项封装结构专利技术，以下是一些较为重要的：

• 射频模组封装结构及其制作方法（公开号 CN117637497A）：将射频芯片键合于基板上，贴隔离膜形成封闭空腔并露出基板接地区，在隔离膜上形成屏蔽构件与接地区接触，再形成外塑封层，最后分板得到多个射频模组封装体。该专利可降低电磁耦合和干扰，提升信号传输质量与可靠性，还能提高工艺稳定性和加工作业效率，兼顾低成本，适于大规模生产。
• 芯片封装结构及射频模组器件（专利申请号 CN202322472352.4）：包括基板、设于基板上的多个芯片、用于隔离干扰信号的电磁屏蔽墙、覆盖芯片和基板等的保护膜、塑封体以及外屏蔽层。保护膜、滤波器芯片与基板之间围成空腔，外屏蔽层与电磁屏蔽墙电连接。此结构能避免芯片间电磁波相互干扰，保护滤波器芯片下方的叉指换能器，且结构和制造工艺简单，成本较低。
• 封装结构及其制备方法（公开号 CN117855198A）：包含第一布线结构层（有电容和第一电感条）、电感导电柱、绝缘层（覆盖第一布线结构层和电感导电柱并暴露其顶端）、第二布线结构层（覆盖绝缘层和电感导电柱顶端，含第二电感条，与第一电感条和电感导电柱形成电感）以及贴装在第二布线结构层上的芯片和覆盖芯片的第一塑封层。该专利通过在前道工艺形成电容和第一电感条，后道封装工艺形成电感导电柱，有效缩短了工艺步骤。
• 封装结构、芯片结构及其制备方法（专利申请号 CN202311251569.0）：有封装基板（含接地导电部）、多个芯片组、位于封装基板上且在芯片组两侧并与接地导电部连接的第一导电立墙、位于同一芯片组芯片之间的第二导电立墙、覆盖封装基板和芯片组等的介质膜、位于介质膜上且暴露第一导电立墙的塑封层以及位于塑封层上且覆盖第一导电立墙并电连接第二导电立墙的导电层。第一导电立墙和导电层构成芯片组屏蔽结构，第二导电立墙等形成各个芯片间的内部隔离，使封装结构具有屏蔽功能。
• 封装结构（专利申请号 CN202322163774.3）：包括具有第一导电端口的第一芯片结构、覆盖第一芯片结构的第一绝缘层以及覆盖第一绝缘层且贯穿第一绝缘层连接第一导电端口的第一互连结构。该封装结构通过在第一芯片结构上形成第一绝缘层和第一通孔，让第一互连结构通过第一通孔连接第一导电端口，避免了高铜柱和硅通孔工艺，更简单地完成垂直互连，且第一芯片结构避免了导电柱和焊球的使用。