全差分运算放大器设计

　　研究设计了全差分、高增益的CMOS运算放大器，本文采用折叠共源共栅结构、连续时间方式共模反馈以及宽摆幅偏置电路。基于CSMC 0.6 μm CMOS工艺，采用HSPICE软件对电路进行仿真。对各性能参数的仿真结果表明，该电路在输入2.5V电压的情况下，此电路的开环直流增益为80dB，相位裕度80°，单位增益带宽74.5MHz，具有较高的增益。

　　运算放大器(简称“运放”)是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。它是一种带有特殊耦合电路及反馈的放大器。其输出信号可以是输入信号加、减或微分、积分等数学运算的结果。[1] 由于早期应用于模拟计算机中，用以实现数学运算，故得名“运算放大器”。运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体芯片当中。随着半导体技术的发展，大部分的运放是以单芯片的形式存在。运放的种类繁多，广泛应用于电子行业当中。