E类功率放大器

　　为了做到使用相同的工艺和流程将射频和数字基带处理集成在一起，对E类功放进行CMOS集成电路设计的研究也较多。但CMOS电路的开关性能较差，击穿电压也较低，并且随着CMOS供电电压的逐步降低，高性能E类功放的CMOS集成电路设计变得比较困难，其中的一些研究成果如表所示。CMOS集成的E类功放存在的问题还包括：CMOS电路制造的元器件值偏差较大，较大的输出电容限制了E类功放的工作频率等。虽然BiCMOS工艺能够极大的提高晶体管的开关性能，使得E类功放的性能提升，但与数字基带不兼容的工艺流程使其普及仍然较困难。

　　理想E类功放的效率是100%，但因为各种设计条件的偏差，例如元器件值、非理想开关等因素，会造成实际效率降低。显然，如果能够实时的纠正这些偏差将能够提高E类功放的效率。现在的文献主要对E类功放的零电压开关(ZeroVoltageSwitching，ZVS)条件是否满足的检测方法进行了研究。当E类功放的开关状态检测到以后，即可以通过电调器件对电路参数进行实时调整，使E类功放的开关状态返回到最佳状态，以提高效率。